정의상 가정 |
|
내용상 가정 |
|
공식 |
|
단위 |
|
응용 |
|
↑파란 박스의 글자를 클릭하시면 가정과 응용으로 넘어 가실 수 있습니다!!
메모리는 논리 소자의 특성이 전기적으로 바뀌는 것이라고 이해 하면 됩니다. 그렇다면 어떻게 바뀌어야 하냐!!
아래 그림을 먼저 보시면됩니다!
소자이름은 단순히 그냥 트랜지스터라 하겠습니다!!
트랜지스터 회로의 소스에 VDD가 연결하고 게이트에 Word Line(WL)이 연결하며 드레인에 Bite Line(BL)이 연결하여 위그림과 같이 BL에 드레인이 붙으면 BL에는 VDD가 인가되고 붙지 않으면 BL에는 VDD가 인가되지 않습니다. 즉 소자가 전기적으로 이 두가지 중 한가지 상황으로 왔다갔다 해야 합니다. 이를 Switching이라 합니다.
NOR일 때는 소스에 BL이 연결되고 소스에 GND가 연결될 때는 BL에 소스가 붙으면 0이 인가되고 붙지 않으면 1이 인가되는 것을 알 수 있습니다.
트랜지스터의 소스가 BL에 붙는 것의 여부가 메모리의 ‘0’/‘1’을 저장하며 이들을 기본으로 메모리가 구성됩니다.
이들로 간단한 메모리 소자를 만들어 보겠습니다. 위 그림에서 WL[3]에 저장된 데이터를 읽기 위해 WL를 [1000]으로 하면, BL이 [0110]을 얻을 수 있습니다.
직접 값을 넣어 각각의 트랜지스터에서 어떤 값이 나오는지 본 뒤 BL의 상황을 계산하여 회로를 제작할 수 있습니다.
그냥 단순하게 넣어보면 됩니다.
위와 같은 회로에 있는 소자들은 이제 전기적 신호로 마음껏 바뀌어야 합니다!!
이건 nor에 대한 회로를 구성해본 것 입니다.
여기에 파란색 회로를 '부하'라 하는데 누설 전류를 없애기 위해 부하의 gate에 들어가는 신호를 clk으로 한다던가 하는 변형이 많습니다.
그럼 메모리 소자의 예를 하나 들어볼건데요.
기본 MOSFET의 구조는 맨 위와 같고 게이트에 전압을 가했을 때 소스로 통하는 전류 그래프는 그 아래 그림과 같으며, 게이트에서 채널(Channel)이라는 곳까지 에너지 상태를 나타낸 에너지 다이어그램은 그 아래 그림과 같습니다.
이러한 기본 MOSFET구조의 산화 막 속에 위와 같이 전도성 물질을 하나 추가한다면 이때 채널근처의 산화막이 얇아지게 되어 터널링(Tunneling)이라는 현상이 발생하여 높은 게이트 전압에서 전하가 산화막을 통과하여 추가한 전도성물질에 쌓이게 됩니다. 이는 기본 구조에서 산화막을 변화한 것이므로, 수강학생들은 커패시턴스가 영향을 받아 문턱전압에 영향을 주기 때문에, 삽입한 산화막에 터널링으로 전하가 쌓이면 문턱전압이 바뀝니다.
이에 따라 게이트 전압을 항상 VWL로 인가한다면 소자 적으로 메모리 소자 구현이 가능합니다.
이를 EPROM이라 불렀으며 주입효율을 높이기 위해 아래 그림과 같이 변형하면 주입효율이 좋아지며 산화막에 쌓인 전하의 저장/소거하는 에너지 다이어그램은 그 아래 그림과 같다는 것을 기존 에너지 다이어그램을 수정하며 이해할 수 있습니다.
에너지 다이어그램으로 저장과 소거가 어떻게 되는지 표현해 보았습니다.
즉 다음과 같이 셀을 구성할 수 있고, 아래의 그림처럼 메모리 회로를 설계할 수 있습니다.
NAND형은 NOR에 비해 필요한 line수가 적어 집적도를 높일 수 있습니다.
Flash Memory의 경우 아래와 같이 소자를 수정하여 회로를 구성할 수 있었다. 즉 gate 전압으로 직접 터널링을 시키는 것입니다.(위에 것은 속도가 빨라진 hot electron이 터널링 하는 것입니다.)
따라서 다음과 같이 저장 및 소거를 가능하고 회로를 구성한다면
다음과 같습니다. 즉 어떤 소자를 프로그래밍 할때 다른 소자들은 gate전압으로 10V만 인가하여 단순하게 통과하도록 하고, 프로그래밍하는 소자는 gate전압에 18V나 되는 높은 전압을 인가하여 소스 전압에 따라 프로그래밍 되도록 설계합니다.
이때 soft program/soft erase라하여 소자에서 비트라인 간섭으로 약간씩 써지고 빠지는 현상이 때문에 저장 수명이 정해져 있습니다.
'반도체공학' 카테고리의 다른 글
과잉캐리어 (0) | 2018.04.08 |
---|---|
Net current in Fermi level_quasi fermi level (0) | 2018.03.26 |
도핑 ( doping )_ 진성반도체 ( intrinsic semiconductor ) (0) | 2017.06.27 |
정공 ( hole ) (0) | 2017.06.27 |
Epitaxy ( epitaxial growth, 에피택셜 성장 ) (10) | 2017.06.27 |