저전력 반도체 기술 (Power reduction)

데이터 사용량이 많아지며, 저전력 반도체가 많이 필요하게 되었습니다.

반도체 칩의 각 추상화 단계마다 반도체의 전력을 낮추기 위해 여러 노력이 수반되고 있습니다.

이에 대해 간략하게 다루겠습니다.

 

추상화는 크게 5가지로 나눌 수 있습니다.

공정 단계, 소자 단계, 회로 단계, 시스템 단계 입니다.

용어는 제가 임의로 구성한 것으로 통용되는 단어는 아닙니다.

 

공정단계에서는 말그대로 전압과 전류가 흐르는 전극이나 소자 제작 후 생기는 커패시턴스와 같은 요소에서 기생적으로 생겨버리는 전력을 최소화 시키기위한 노력을 합니다.

전극 물질을 바꾸거나, Path를 다시 조율하는 등의 노력을 합니다.

 

소자단계에서는 반도체 소자 자체의 전력을 낮추는 것입니다.

여기서 소자란, 트랜지스터, DRAM, Flash, MRAM 과 같은 구성품 입니다.

보통 물리학적인 메커니즘을 도입시키고, 물질을 변화시키거나 소자 구조자체를 변화 시킵니다.

이를 통해 입력해주는 전압과, 전류를 낮춰주는 방식으로 진행 됩니다.

메모리로 따지자면 주로 Cell에 대한 영역입니다.

 

다음으로 회로 단계에서는, 구성하고 있는 회로에 대한 연구를 합니다.

여기서는 주로 주변회로인 Peri (Periphery)을 발전시킵니다.

기본적인 회로 동작을 발전시켜, Switch나 Signal을 더 잘 읽도록 하는 방법이나,

회로 구성을 발전시켜, 작은 전류로 구동이 되거나, 레이아웃 구성도 바꿔 입력되는 power를 줄이기도 합니다.

또는 동작 알고리즘을 바꿔 stand by나 idle과 같은 동작을 더 전력대비 더 효율적으로 구성되게 하기도 합니다.

 

시스템 단계에서는 High voltage를 제어하기 위한 연결 방법론적인 개발을합니다.

주로 power cap에 대한 개발을 하여 전력을 낮춘다고 보면 됩니다.

또한 Self-actualization이라하여 High volatge를 운용하기 위한 PMIC를 개발합니다.