SOT-MRAM

 

가정	자화 반전 (magnetic switching) : field free switching [특집] Spintronics 측정 (MRAM 측정) 토크(torque) [특집] STT vs SOT [핵심] spin torque : field like torque VS damping like torque spin orbit torque(SOT) MRAM (Magnetoresistive random-access memory)
요약
응용

 

↑파란 박스의 글자를 클릭하시면 가정과 응용으로 넘어가실 수 있습니다!!

 

인공지능이 큰 이슈를 끌고 IoT가 생활 속에 접목되며, 무어의 법칙이 붕괴됨에 따라 차세대 메모리를 찾는 목소리가 커지고 있습니다.

차세대 메모리중 가장 빠르게 상용화가 된 메모리는 Spintronics를 이용한 STT-MRAM입니다.

 

STT-MRAM도 해결해야 할 문제가 있는데, 소비 전력이 조금 높고 DRO가 있는 문제입니다.

이를 근본적으로 해결할 소자로 제시된 후보가 바로 'SOT-MRAM'입니다.

 

MRAM (Magnetoresistive random-access memory)에서도 제시해 놓은 개념이니 간단한 설명이 궁금하다면 참고하면 됩니다.

SOT-MRAM은 위 그림과 같이 Write Line과 Free layer, Tunnel barrier(MgO), Pinned layer로 구성됩니다.

이 구조에서 Write line에 전류를 흘리면, Free layer 내부 자성 방향을 바꿀 수 있습니다.

Read에 전압을 걸면, 터널자기저항(tunnelling magnetoresistance, TMR)을 이용해 메모리를 상태를 읽을 수 있습니다.

 

SOT-MRAM는 쓰기 에너지를 감소시키는 목표로 제안되었으므로 write line에 흘리는 전류가 free layer에 더 영향을 줄 수 있게 제작해야 합니다.

전류를 흘릴 때 free layer에 영향을 주는 물리 현상은 크게 2가지, Spin hall effect와 interface Rashsba-Edelstein effect가 있습니다. 이는 spin orbit torque(SOT)에서 설명했으니 참조 바랍니다.

간단하게 말하자면, 전류가 흐를 때 전류에 수직 한 방향으로 스핀 전류가 흐른다는 내용입니다.

스핀 전류가 free layer에 흐르면 free layer 내부 자성이 spin torque : field like torque VS damping like torque를 받아 자화 반전 (magnetic switching)을 합니다.(모두 포스팅이니 클릭하여 확인 바랍니다!)

 

SOT-MRAM은 크게 free layer의 자화 방향이 inplane인지, out of plane인지에 따라 나뉩니다.(magnetic perpendicular anisotropy(수직 이방성) _ demagnetization(반 자화) 참조)

사실 scalability 때문에 out of plane을 선호합니다. 따라서 본 포스팅은 out-of-plane을 기준으로 포스팅하겠습니다.

 

 

SOT-MRAM을 STT-MRAM만큼 상용화시키기 위해선 2가지가 필요합니다.

첫 번째로 아직 소자로 이용될 만큼 적은 전류로 write을 시키지 못합니다. 따라서 efficiency가 높은 방법을 찾아야 합니다.

두 번째로  외부자기장 없는 SOT-MRAM 소자를 제작해야 합니다. Out of plane 자성 free layer는 스핀 전류가 비대칭을 깨 주지 않아 반전시키기 위해서는 외부 자기장이 필요합니다.( 자화 반전 (magnetic switching) 참조) 반도체 소자에 외부 자기장을 가해준다는 것은 여러모로 효율성이 떨어지므로 외부 자기장 없이 소자로 이용할 수 있는 방법이 필요합니다.

 

이를 해결하는 방법으로 가장 활발히 연구되는 사항은 write line을 변화시키는 방법입니다.

 

efficiency를 먼저 다뤄보자면, 물질을 바꿔 해결하고자 했습니다.

write line으로는 Spin hall effect가 큰 spin orbit coupling이 강한 물질을 사용하는 방법이 있습니다.

주로 Ta, W, Pt와 같은 Spin orbit coupling이 큰 물질을 사용하였고, 특히 Hf을 write line과 free layer 사이에 살짝 삽입하면, PMA가 잘 나오고 Damping도 줄어들게 됩니다.

이외 위 물질에 Cu와 같은 가벼운 물질을 섞기도 합니다.(사실 Cu는 spin current가 손실이 안되고 잘 전달되는 물질이라 연구에서는 메커니즘을 규명하는데 많이 쓰입니다.)

아니면 아예 alloy를 만들기도 하는데, AuPt, AuW, PtHf, PtAl, AuTa, AuTa와 같은 물질을 실험적으로 보고 있습니다. 메커니즘이 아니라 열거식으로 설명드렸는데, 이는 정확한 원리가 밝혀진 바가 없어서 그렇습니다. 이외 Topological insulator(TI), 2 DEG과 같은 다양한 write line 후보가 있으나, 생략하겠습니다.(doi.org/10.1063/1.5041793)

 

막연히 직관으로만 물질을 선택하여 실험하는 방법도 한계가 있으므로 메커니즘을 규명하는 연구도 진행됩니다.

SOT의 torque는 field like torque VS damping like torque으로 구성되는데, 이들이 어떻게 작용하는지 알아내야 더 과학적으로 efficiency를 높이는 방법을 설계할 수 있습니다.

이에 SOT를 가하는 시간을 조절해 본다던지, 소자 크기를 조절해 본다던지, 특이한 경향을 분석했습니다.

자화 반전은 원리상 나노 초(ns) 혹은 ps단위로 구동합니다. 그러나 10ns 기준으로 전류를 10ns보다 낮은 시간 가해준다면, 반전시키는 전류량이 높아지고, 10ns 보다 높은 시간 가해준다면, 필요한 전류량이 거의 일정하게 유지됩니다.

시간이 더 들어갈 때 필요한 전류량이 낮아진다는 의미는 대부분 열에 의한 fluctuation이 생긴다는 의미입니다. 따라서 10ns 보다 작은 시간 단위에서 SOT 이론이 맞습니다. 따라서 10ns이하를 가진 pulse를 연구하기 시작합니다.

추가로 짧은 시간에 구동된다는 성질은 상용화에도 효과적인데, 동작 속도뿐 아니라, 에너지 소모도 적어지기 때문입니다.

 

소자 크기도 시간 못지않게 중요한데, 자성물질에는 항상 Magnetic Domain (도메인)이 있기 때문입니다. 따라서 자화 반전이 일어날 때, 고정된 영역에서(주로 불순물 있는 곳) domain wall이 퍼져나가며 반전이 됩니다. 따라서 에너지가 더 적게 필요하게 되지만, single domain rotation 즉 spin이 SOT만을 받아 반전을 하지 않으므로, 이 효과만을 보려면 적어도 지름이 80nm 이하인 소자에서 제작해야 합니다.

사실 이 domain은 뉴로모픽이나 양자컴퓨터에서 용이하게 쓰일 수 있는데, 한 소자에서 여러 상태의 반전 상태를 만들 수 있기 때문입니다. 하지만 메모리 관점에서 0,1 만을 원할 때 적합하지 않습니다.

 

신기한 성질로 짧은 시간대에 전하량을 높일수록 자화 반전되는 방향이 달라집니다. 이는 SOT-MRAM 주제와 살짝 벗어나므로 본 포스팅에서 다루지 않겠습니다. 궁금하신 분께선 J.M. Lee et al., Commun. Phys. 1, 2 (2018)을 참고 바랍니다.

 

두 번째로 해결해야 할 외부 자기장 없는 SOT-MRAM에 대해 다뤄보겠습니다.
외부 자기장은 free layer 자화 방향이 수직 한 SOT-MRAM에서 대칭을 깨주기 위해 필요합니다.

지금까지 크게 총 4가지 방법이 제시되었는데, 소자 모양을 변화시키는 방법과, write line에 Exchange bias을 작용할 수 있는 물질을 선택하는 방법과 외부 전기장을 가해주는 방법과 패키징 물질을 자석으로 하는 방법이 있습니다.

첫 번째로 소자 모양을 변화시켜주는 방법입니다. 외부 자기장을 없애는 방법으로 가장 먼저 제시되었는데, free layer에 위치별로 자화 방향과 자성 크기를 변화시켜, 대칭을 깨 주는 torque를 유도하는 방법입니다.

magnetic perpendicular anisotropy(수직 이방성)을 살펴보면, 자성층과 계면에 산화 상태에 의해 자화 방향이 결정됩니다. 따라서 계면 상태를 변화시키면 자화 방향을 변화시킬 수 있습니다. 다른 방법으로 자성층을 gradient 하게 제작한다면, 자화 방향이 경사진 쪽을 향해 형성되므로 이렇게도 변화시킬 수 있습니다.(doi.org/10.1038/nnano.2014.94)

 

두 번째로 write line을 Exchange bias 물질을 사용하는 방법입니다. Exchange bias을 가할 수 있는 방법은 포스팅에서도 제시했듯, 강반자성체 AFM(antiferromagnetic)인 IrMn과 PtMn이나, RKKY interaction (exchange) (Ruderman–Kittel–Kasuya–Yosida) _ spin interaction을 할 수 있는 Ir과 Ru을 사용하는 방법입니다. 여기서 가장 중요한 요소는 반 강자성체의 결정성입니다. 이를 위해 Pd 물질을 넣어 반강성체도 형성하고 PMA도 만들어내는 방법이 강구되는 연구가 진행됩니다.(doi.org/10.1038/nnano.2016.109)

 

 세 번째로 전기장을 인가하여 자화반전을 하는 방법입니다. 이 방법은 전기장 제어 자기이방성(voltage controlled magnetic anisotropy, VCMA)의 연장이라 생각할 수 있지만, 여기서 전기장 제어는 조금 다른 메커니즘으로 작용합니다. Write line 하단부에 Ferroelectricity (강유전체)를 사용하는 방법입니다. 강유전체에 전기장을 인가해주면, 전기장을 걸지 않아도 내부에 전기장이 형성되는 polarization이 생깁니다. 따라서 강유전체에 polarization을 x방향으로 형성해주고 write line에 전류를 흘려주면, 강유전체의 전기장과 write line의 전기장이 차이가 생기게 되어 수직 한 z방향으로 강유전체와 wirte line 계면에 전기장이 생기게 됩니다. 이 전기장은 스핀궤도결합(spin orbit coupling) field로 인식할 수 있어 write line에서 생성되는 spin current에 영향을 주게 되고, 원래 존재하는 spin hall effect와 맞물려 x에 따라 spin current의 양이 점점 변화하게 됩니다. (점점 증가하거나 점점 감소합니다.)

이렇게 gradient가 생기는 spin current Js가 존재한다면, 다음과 같은 새로운 torque가 만들어지게 됩니다.

$$\tau _n \approx -cM\times \frac{\partial J_s }{\partial x}$$

이 torque가 외부 자기장 역할을 하게 되고 switching도 가능하게 합니다.(doi.org/10.1038/nmat4886)

 

네 번째로 반도체 공정 중 마지막 공정인 패키징 공법에서 자석을 패키징에 사용하는 방법입니다. 외부 자기장을 가해줄 수 있는 가장 손쉬운 방법은 정말 자석을 가져다 대는 방법입니다. 반도체 칩에서 자석을 가져다 댈 수 있는 손쉬운 방법은 패키징 물질을 자석을 사용하는 방법입니다. 실제로 최근 이러한 방법으로 switching을 성공한 연구가 발표되었습니다.(doi.org/10.1063/5.0011433)

 

다섯 번째로 write line 하단에 자성층을 넣는 방법입니다. 전류를 가하면 가장 하단 자성층에서 spin current가 발생하고 이 spin current는 자성층과 write line의 계면에서 spin orbit precession을 통해 z 방향의 spin을 가진 spin current가 발생합니다. 따라서 z방향 spin이 대칭을 깨 주는 역할을 하여 switching이 가능합니다.(doi.org/10.1038/s41563-018-0041-5)

 

다섯 번째와 비슷하게 write line물질에 spin current를 생성하는 경향이 다른 두 물질 Pt와 W을 겹쳐 제작을 한다면, 큰 전류에서 switching이 보고되었습니다.(https://doi.org/10.1103/PhysRevLett.120.117703) 

 

이처럼, scalible 가능하고, 낮은 전력 소모를 가능하게 하기 위해 많은 연구가 진행되고 있습니다.